{"id":390,"date":"2016-07-19T09:12:08","date_gmt":"2016-07-19T12:12:08","guid":{"rendered":"http:\/\/apcmode.com\/?page_id=390"},"modified":"2020-07-04T18:08:08","modified_gmt":"2020-07-04T21:08:08","slug":"implementacao-em-clp","status":"publish","type":"page","link":"https:\/\/apcmode.com\/?page_id=390","title":{"rendered":"Implementa\u00e7\u00e3o em CLP"},"content":{"rendered":"\n\n\n
Retorna para t\u00f3pico anterior<\/a><\/td>\nConte\u00fado deste t\u00f3pico
\n– CLPs Baseados em Ciclo de Scan \u00danico<\/a>
\n– Efeitos de Ciclos de Execu\u00e7\u00e3o Irregulares<\/a>
\n– M\u00e9todo de Temporiza\u00e7\u00e3o<\/a><\/td>\n		Avan\u00e7a para pr\u00f3ximo t\u00f3pico<\/a><\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n

A figura abaixo mostra o esquema de uma malha de controle baseada em CLP. O c\u00e1lculo PID \u00e9 realizado no CLP por meio de opera\u00e7\u00f5es matem\u00e1ticas programadas ou utilizando um bloco funcional dedicado. A intera\u00e7\u00e3o com o processo se d\u00e1 por meio de cart\u00f5es anal\u00f3gicos de entrada e sa\u00edda, que funcionam como conversores A\/D e D\/A respectivamente.<\/p>\n

\"Capturar\"<\/p>\n

A cada ciclo de scan<\/em>, o sinal de entrada (vari\u00e1vel controlada) \u00e9 processado e uma a\u00e7\u00e3o de controle \u00e9 gerada e transmitida para o atuador. A Figura 21, \u00e0 esquerda, mostra um fragmento de um programa em Ladder com a chamada de um bloco PID em um CLP comercial. Um temporizador \u00e9 utilizado para determinar o intervalo de execu\u00e7\u00e3o (ou tempo de ciclo) do bloco. Para configura\u00e7\u00e3o do bloco, devem-se informar os valores dos par\u00e2metros de sintonia (P, I e D), os endere\u00e7os das vari\u00e1veis para leitura dos sinais (PV\/SP) e o endere\u00e7o da vari\u00e1vel para escrita da sa\u00edda (MV). \u00c0 direita, a figura mostra a janela de configura\u00e7\u00e3o do bloco, onde alguns dos par\u00e2metros s\u00e3o:<\/p>\n